

# PATENT ABSTRACTS OF JAPAN

(11)Publication number :

11-085065

(43)Date of publication of application : 30.03.1999

---

(51)Int.Cl.

G09F 9/35  
G02F 1/136  
G09G 3/36

---

(21)Application number : 09-248333

(71)Applicant : HITACHI LTD

(22)Date of filing : 12.09.1997

(72)Inventor : AKIMOTO HAJIME  
HATANO MUTSUO


---

## (54) IMAGE DISPLAY DEVICE, ITS DRIVING METHOD AND DATA PROCESSING SYSTEM USING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To make it possible to avert the increase of a signal input frequency and the occurrence of problems in packaging when the number of pixels increases by integrating frame memories with a display.

SOLUTION: The pixels comprising TFT switches 1, pixel electrodes connected to their source electrodes and pixel capacitors 2 consisting of common electrodes are arranged in a matrix. Gate lines 3 are connected to the gates of the TFT switches 1. The one-side ends of the gate lines 3 are provided with perpendicular shift registers 5. Signal lines 4 are connected to the drains of the TFT switches 1 and the one-side ends of these signal lines 4 are provided with DA converters 6. The common electrodes 8 of all the pixels are connected to one and a specified voltage is impressed thereon. As a result, the problems in packaging do not arise even if the number of the pixels is increased and the signal input frequency is increased. Even if the frame memories are formed on the same substrate as the substrate of the pixels, the generation of unsightly interference noises is averted.



**LEGAL STATUS**

[Date of request for examination] 08.01.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

## (12) 公開特許公報 (A)

(11)特許出願公開

特願平11-

(43)公開日 平成11年( )

(51)Int.Cl<sup>6</sup>G 0 9 F 9/35  
G 0 2 F 1/136  
G 0 9 G 3/36

類別記号

3 0 7  
5 0 0

P I

G 0 9 F 9/35  
G 0 2 F 1/136  
G 0 9 G 3/36

審査請求 未請求 請求項の数34 OL

(21)出願番号

特願平9-248333

(22)出願日

平成9年(1997)9月12日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目

(72)発明者 稲元 基

東京都国分寺市東高井戸一丁目

式会社日立製作所中央研究所

(72)発明者 渡多喜 隆子

東京都国分寺市東高井戸一丁目

式会社日立製作所中央研究所


(74)代理人 弁理士 高橋 明夫 (外1名)

(54)【発明の名称】 画像表示装置、その駆動方法及びこれを用いたデータ処理システム

## (57)【要約】

【課題】 画像表示装置において、情報表示密度即ち画素数を増大させた場合、信号入力周波数が高くなり実装上の問題を生じ、また画像表示装置と中央データ処理装置との間の信号を無線系で行なうとした場合には、常に所定の信号帯域を占有してしまうと言う問題がある。

【解決手段】 例えば、フレームメモリを画素と同一基板上に形成することにより、上記問題が解消される。さらに、この際、フレームメモリのワード線と画素部のゲート線とを、同一の駆動周波数で駆動すれば、フレームメ



(2)

特開平 11

1

2

## 【特許請求の範囲】

【請求項 1】半導体スイッチと、電気光学効果を生じる物質に境界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と。

該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、

前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、

該ゲート線を選択するための画素選択手段と、

前記半導体スイッチの内の選択されたものをして、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、

該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを一体に形成した画像表示装置。

【請求項 2】半導体スイッチと、電気光学効果を生じる物質に境界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と。

該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、

前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、

該ゲート線を選択するための画素選択手段と、

前記半導体スイッチの内の選択されたものをして、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、

該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを備えてなる画像表示装置において、

前記信号電圧印加手段はマトリクス状に配置された複数の記憶素子を備え、

該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、

該ワード線には該ワード線を選択するための記憶素子選択手段が接続されていることを特徴とする画像表示装置。

【請求項 3】半導体スイッチと、電気光学効果を生じる物質に境界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された

10

加手段とを備えてなる画像表示装置において、マトリクス状に配置された複数の記憶素子、該記憶素子の各自には、読み出すべき記るためのワード線及び前記信号線に出力ためのデータ線が接続され、

該ワード線には該ワード線を選択するための選択手段が接続されており、

前記記憶素子選択手段は該画素選択手段波数で駆動されることを特徴とする画像

20

【請求項 4】半導体スイッチと、電気光学効果を生じる物質に境界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と。

該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、

前記半導体スイッチを所定の順序で選択するための、互いに平行に延在する複数本のゲート線と、

該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものをして、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、

該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とが一体に形成され、

前記信号電圧印加手段はマトリクス状に配列された複数の記憶素子を備え、

該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力ためのデータ線が接続され、

該ワード線には該ワード線を選択するための選択手段が接続されていることを特徴とする画像表示装置。

30

【請求項 5】半導体スイッチと、電気光学効果を生じる物質に境界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と。

該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、

前記半導体スイッチを所定の順序で選択するための、互いに平行に延在する複数本のゲート線と、

該ゲート線を選択するための画素選択手段と、

(3)

特開平 11

3

該ワード線には該ワード線を選択するための記憶素子選択手段が接続されており。

前記記憶素子選択手段は該画素選択手段と同一の駆動周波数で駆動されることを特徴とする画像表示装置。

【請求項 6】半導体スイッチと、電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と。

該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、

前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、

該ゲート線を選択するための画素選択手段と、

前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、

該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とが一体に形成され。

マトリクス状に配置された複数の記憶素子を備え、

該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され。

該ワード線には該ワード線を選択するための記憶素子選択手段が接続されており。

前記記憶素子選択手段は該画素選択手段と同一の駆動周波数で駆動されることを特徴とする画像表示装置。

【請求項 7】半導体スイッチと、電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と。

該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、

前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、

前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、

該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とが一体に形成され。

4

とは、同一の基本構成を有するソフトであることを特徴とする請求項2から7の内に記載の画像表示装置。

【請求項 9】前記記憶素子選択手段と前記記憶素子とは、同一の基本構成を有するアドレスされるることを特徴とする請求項2から7の内に記載の画像表示装置。

【請求項 10】選択された前記記憶素子を伝達するためのデータ線と、前記信号線を統合していることを特徴とする請求項に記載の画像表示装置。

【請求項 11】選択された前記記憶素子を伝達するためのデータ線と、前記信号線を介して接続されていることを特徴とする請求項2から7の内に一つの請求項に記載の画像表示装置。

【請求項 12】選択された上記記憶素子を伝達するためには設けられたデータ線か他の回路構成は、各画素列に対して奇偶一に構成されていることを特徴とする請求項に記載の画像表示装置。

【請求項 13】前記記憶素子選択手段と前記記憶素子とは、同一の基本構成を有するソフトであることを特徴とする請求項12記載の画像表示装置。

【請求項 14】前記記憶素子は、強説電発RAM(Random Access Memory)である請求項2から7の内に一つの請求項に記載の画像表示装置。

【請求項 15】上記記憶素子は、SRAMであることを特徴とする請求項2から7の内に記載の画像表示装置。

【請求項 16】前記記憶素子は、DRAMであることを特徴とする請求項2から7の内に記載の画像表示装置。

【請求項 17】半導体スイッチと、電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と。

該画素電極と協働して前記電気光学効果を駆動する共通電極と、

542

符閔平 11

5

該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、

該ワード線に該ワード線を選択するための記憶素子選択手段を接続したことを特徴とする画像表示装置の駆動方法。

【請求項18】半導体スイッチと、電気光学効果を生じる物質に境界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、

該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、  
前記半導体スイッチを所定の順序で選択する為の、互いに平行に延存する複数本のゲート線と、

該ゲート線を選択するための画素選択手段と、

前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延存する複数の信号線と、

該複数の信号線の各々に信号電圧を印加する信号電圧印加手段とを備えてなる画像表示装置の駆動方法において、

マトリクス状に配置された複数の記憶素子を備え、該記憶素子の各々には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、

該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、

前記像素選択手段を前記画素選択手段と同一の駆動周波数で駆動することを特徴とする画像表示装置の駆動方法

【説明項 19】半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と接続して前記画素光学効果を生じる物質を

前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、

該ゲート線を選択するための画素選択手段と、

前記半導体スイッチの内の選択されたものを介して、前記ゲート線に信号電圧を入力するための、前記ゲート線に対し垂直方向に延存する複数の信号線と、

回波数で駆動することを特徴とする画像方法。

【請求項20】半導体スイッチに接続され、マトリクス状に配列された複数の該画素電極と協働して前記電気光学効果を駆動する共通電極と、

前記半導体スイッチを所定の順序で選択し、  
に平行に延びる複数本のゲート線と、  
該ゲート線を選択するための画素選択手

10 前記半導体スイッチの内の選択されたも  
記画素毎極に信号電圧を入力するための  
に対し垂直方向に延在する複数の信号線  
該複数の信号線の各々に信号電圧を印加  
加手段とを備え。

前記信号圧印加手段にマトリクス状に記憶素子を備え、

該記憶素子の名々には、読み出すべき記るためのワード線及び前記信号線に出力ためのデータ線を接続し

該ワード線に該ワード根を選択するため  
手段を接続し、

前記像素選択手段を前記画素選択手段で駆動することを特徴とする画像方法。

〔請求項21〕半導体スイッチに接続され、マトリクス状に配列された複数の該画素電極と協働して前記電気光学効果を駆動する共通電極と、

前記半導体スイッチを所定の順序で選択  
に平行に延在する複数本のゲート線と、

該ゲート線を選択するための画素選択手段記述する。前記半導体スイッチの内の選択されたも  
記画素電極に信号電圧を入力するための、  
に対し垂直方向に延在する複数の信号線  
該複数の信号線の各々に信号電圧を印加  
加手段とを一体に形成し、

マトリクス状に配置された複数の記憶素子の記憶素子の名々には、読み出すべき記憶のためのワード線及び前記信号線に出力

	(5)	特開平 1 1
7		8
に平行に延在する複数本のゲート線と。 該ゲート線を選択するための画素選択手段と、 前記半導体スイッチの内の選択されたものを介して、上 記画素電極に信号電圧を入力するため、前記ゲート線 に対し垂直方向に延在する複数の信号線と、 該複数の信号線の各々に信号電圧を印加する信号電圧印 加手段とを一体に形成し、 前記信号電圧印加手段にマトリクス状に配置された複数 の記憶素子を備え、 該記憶素子の各々には、読み出すべき記憶素子を駆動す るためのワード線及び前記信号線に出力信号を伝達す ためのデータ線を接続し、 該ワード線に該ワード線を選択するための記憶素子選択 手段を接続し、 前記記憶素子選択手段を前記画素選択手段と同一の駆動 周波数で駆動することを特徴とする画像表示装置の駆動 方法。	装置とを備え、前記中央データ処理装置 とが無線で結ばれていることを特徴と シス템。 【請求項 2 8】前記画像表示装置が携帯 であることを特徴とする請求項 2 7 に 連シス템。 【請求項 2 9】表示データを、無線で中 置から受け取り、請求項 1 7 から 2 2 内の一つの請求項に記載の画像表示装置 り表示することを特徴とするデータ処理 【請求項 3 0】前記中央データ処理装置: ンピュータであることを特徴とする請求 データ処理システム。 【請求項 3 1】前記電気光学効果を生じ あることを特徴とする請求項 1 から 1 6, 5 の内の一つの請求項に記載の画像表示 【請求項 3 2】前記記憶素子選択手段の 記画素選択手段の駆動周波数とは、同一 していることを特徴とする請求項 2 から 1 2 5 の内の一つの請求項に記載の画像表 【請求項 3 3】前記記憶素子選択手段の 記画素選択手段の駆動周波数とは、同一 していることを特徴とする請求項 1 7 から び 2 6 の内の一つの請求項に記載の画像 方法。 【請求項 3 4】前記半導体スイッチと、 と、前記画素選択手段と前記信号電圧印 の基板上に形成されていることを特徴と 1、4、6 から 1 6 の内の一つの請求項 示装置。	
19		【発明の詳細な説明】 【0 0 0 1】 【発明の属する技術分野】本発明は、画 の駆動方法及びこれを用いたデータ処理 干渉雜音を低減した画像表示装置、その れを用いたデータ処理システムに関する、 【0 0 0 2】 【従来の技術】以下、従来の画像表示裝 を用いて説明する。 【0 0 0 3】國らは従来の画像表示裝置
20		
30		
40		

9

はDA変換器106が設けられている。一方信号入力線109は、信号ラッチ107を介して、DA変換器106に入力している。信号ラッチ107には水平シフトレジスタ110が入力してしている。全ての画素の共通電極108は一つに接続されて一定の電圧が印加されている。なおここで図5に示したDA変換器106等の各部は、ポリシリコン(Poly-Si) TFTを用いて構成されている。

【0004】以下、本從来例の動作について説明する。信号入力線109線に入力されたデジタル入力信号は、水平シフトレジスタ110の走査に従って順次、信号ラッチ107にラッチされる。ラッチされた入力信号は、一括してDA変換器106に入力され、アナログ信号に変換されて信号線104に印加される。このとき垂直シフトレジスタ105によって選択されたゲート線103の行の画素は、そのTFTスイッチ101がオン状態になっているため、信号線104に印加されたアナログ信号が画素容量102に書き込まれる。この結果、信号が書き込まれた画素の液晶部分には入力信号に対応する電界が印加されるため、信号に応じた画像を表示することができる。

【0005】このような従来の画像表示装置の例としては、例えばソサイアティ フォアインフォメーション ディスプレイ インターナショナル シンポジウム ダイジェスト オブ テクニカル ベイパーズ (Society for Information Display International symposium Digest of Technical Papers) 96(SID 96), pp.21-24 等に詳しく述べられている。

[0006]

【発明が解決しようとする課題】上記従来例等に於いては、映像を表示し続けるためには信号入力線10り9から高時、画像信号を入力し続けなくてはならなかつた。このため特に、情報表示密度即ち画素数が増大した場合信号入力回路数が高くなり、実装上の問題を生じていた。また、画像表示装置と中央データ処理装置との間を信号の受け渡しを無線系で行なうとした場合には、常に所定の信号帯域を占有してしまうと言う問題がある。

[0007]

【課題を解決するための手段】上記問題を回避することは、フレームメモリをディスプレイと一体化することで

१५०

特開平 11

19

【0010】また、請求項2に記載の第導体スイッチと、電気光学効果を生じる加するための、前記半導体スイッチに接極とを備え、マトリクス状に配列された該画素電極と協働して前記電気光学効果駆動する共通電極と、前記半導体スイッチを選択する旨の、互いに平行に延在する複数線と、該ゲート線を選択するための画素記半導体スイッチの内の選択されたもの、  
20 画素電極に信号電圧を入力するための、1 対し垂直方向に延在する複数の信号線と、複数の各々に信号電圧を印加する信号電圧印加なる画像表示装置において、前記信号線はマトリクス状に配置された複数の記憶記憶素子の各々には、読み出すべき記憶ためのワード線及び前記信号線に出力信号のデータ線が接続され、該ワード線に選択するための記憶素子選択手段が接続を特徴とする画像表示装置である。

30

導体スイッチと、電気光学効果を生じる  
加するための、前記半導体スイッチに接  
極とを備え、マトリクス状に配列された  
該画素電極と協働して前記電気光学効果  
駆動する共通電極と、前記半導体スイッ  
チを選択する為の、互いに平行に延存する  
線と、該ゲート線を選択するための画素  
記半導体スイッチの内の選択されたもの  
画素電極に信号電圧を入力するための、  
対し垂直方向に延存する複数の信号線と、

(7)

特開平 11

11

導体スイッチと、電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものをして、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各自に信号電圧を印加する信号電圧印加手段とが一体に形成され、前記信号電圧印加手段はマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、該ワード線には該ワード線を選択するための記憶素子選択手段が接続されていることを特徴とする画像表示装置である。

【0013】また、請求項1に記載の第5の発明は、半導体スイッチと、電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものをして、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各自に信号電圧を印加する信号電圧印加手段とを備えてなる画像表示装置において、前記信号電圧印加手段はマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、該ワード線には該ワード線を選択するための記憶素子選択手段が接続されており、前記記憶素子選択手段は該画素選択手段と同一の駆動回波数で駆動されることを特徴とする画像表示装置である。

【0014】また、請求項6に記載の第6の発明は、半導体スイッチと、電気光学効果を生じる物質に電界を印

10

12

体に形成され、マトリクス状に配置され、該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、該ワード線を選択するための記憶素子選択手段が接続されており、前記記憶素子選択手段は該画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各自に信号電圧を印加する信号電圧印加手段とが一体に形成され、前記信号電圧印加手段はマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、該ワード線には該ワード線を選択するための記憶素子選択手段が接続されていることを特徴とする画像表示装置である。

20

【0015】また、請求項7に記載の第7の発明は、半導体スイッチと、電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものをして、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各自に信号電圧を印加する信号電圧印加手段とが一体に形成され、前記信号電圧印加手段はマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線が接続され、該ワード線には該ワード線を選択するための記憶素子選択手段が接続されており、前記記憶素子選択手段は該画素選択手段と同一の駆動回波数で駆動されることを特徴とする画像表示装置である。

30

【0016】また、請求項8に記載の第8の発明は、請求項2から7の内の一つの請求項に記載の画像表示装置において、前記記憶素子選択手段と前記記憶素子の各自には、同一の基本構成を有するシフトレジスターを備えてなることを特徴とする画像表示装置である。

【0017】また、請求項9に記載の第9の発明は、請求項2から7の内の一つの請求項に記載の画像表示装置において、前記記憶素子選択手段と前記記憶素子の各自には、同一の基本構成を有するアドレスデバイスを備えてなることを特徴とする画像表示装置である。

【0018】また、請求項10に記載の第10の発明は、請求項2から7の内の一つの請求項に記載の画像表示装置において、前記記憶素子選択手段と前記記憶素子の各自には、同一の基本構成を有するシフトレジスターを備えてなることを特徴とする画像表示装置である。

(8)

特開平 1 1

13

は、請求項 2 から 7 の内の一つの請求項に記載の画像表示装置において、選択された上記記憶素子からの出力信号を伝達するために設けられたデータ線から前記信号線までの回路構成は、各画素列に対して奇数容量を含めて同一に構成されていることを特徴とする画像表示装置である。

【0021】また、請求項 13 に記載の第 13 の発明は、請求項 12 に記載の画像表示装置において、前記記憶素子選択手段と前記画素選択手段とは、同一の基本構成を有するシフトレジスタで構成されることを特徴とする画像表示装置である。

【0022】また、請求項 14 に記載の第 14 の発明は、請求項 2 から 7 の内の一つの請求項に記載の画像表示装置において、前記記憶素子は、強誘電体を用いた不揮発 RAM (Random Access Memory) であることを特徴とする画像表示装置である。

【0023】また、請求項 15 に記載の第 15 の発明は、請求項 2 から 7 の内の一つの請求項に記載の画像表示装置において、上記記憶素子は、SRAM (Static RAM) であることを特徴とする画像表示装置である。

【0024】また、請求項 16 に記載の第 16 の発明は、請求項 2 から 7 の内の一つの請求項に記載の画像表示装置において、前記記憶素子は、DRAM (Dynamic RAM) であることを特徴とする画像表示装置である。

【0025】また、請求項 17 に記載の第 17 の発明は、半導体スイッチと、電気光学効果を生じる物質に電界を印加するための、前記半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と協働して前記電気光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各自に信号電圧を印加する信号電圧印加手段とを備えた画像表示装置の駆動方法において、前記信号電圧印加手段にマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信

10

20

30

40

14

ゲート線と、該ゲート線を選択するためと、前記半導体スイッチの内の選択されて、上記画素電極に信号電圧を入力するゲート線に対し垂直方向に延在する複数の信号線の各自に信号電圧を印加する手段とを備えてなる画像表示装置の駆動方法；マトリクス状に配列された複数の記憶素子の各自には、読み出すべき記憶素子のワード線及び前記信号線に出力信号をデータ線を接続し、該ワード線に該ワード線のための記憶素子選択手段を接続し、前記手段を前記画素選択手段と同一の駆動周波数とを特徴とする画像表示装置の駆動方法；【0027】また、請求項 19 に記載のものは、半導体スイッチに接続された画素電極と、該電極に延在する複数の画素と、該電極を駆動するための画素選択手段と、前記半導体スイッチを所定の順序の、互いに平行に延在する複数本のゲート線を選択するための画素選択手段と、前記ゲート線の内の選択されたものを介して、上記電圧を入力するための、前記ゲート線に延在する複数の信号線と、該複数の信号線に印加する信号電圧印加手段とを備えた信号電圧印加手段にマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各自に該記憶素子を駆動するためのワード線及び該ワード線に該ゲート線を選択するための記憶素子を選択手段を前記画素の駆動周波数で駆動することを特徴とする駆動方法である。

【0028】また、請求項 20 に記載のものは、半導体スイッチに接続された画素電極と、該電極に延在する複数の画素と、該電極を駆動するための画素選択手段と、前記半導体スイッチを所定の順序の、互いに平行に延在する複数本のゲート線を選択するための画素選択手段と、前記ゲート線の内の選択されたものを介して、上記電圧を入力するための、前記ゲート線に延在する複数の信号線と、該複数の信号線に印加する信号電圧印加手段とを備えた信号電圧印加手段にマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び該ワード線に該ゲート線を選択するための記憶素子を選択手段を前記画素の駆動周波数で駆動することを特徴とする駆動方法である。

(9)

特開平11

15

16

法である。

【0029】また、請求項21に記載の第21の発明は、半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と駆動して前記画素光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各自に信号電圧を印加する信号電圧印加手段とを一体に形成し、マトリクス状に配置された複数の記憶素子を備え、該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、前記記憶素子選択手段を前記画素選択手段と同一の駆動周波数で駆動することを特徴とする画像表示装置の駆動方法である。

【0030】また、請求項22に記載の第22の発明は、半導体スイッチに接続された画素電極とを備え、マトリクス状に配列された複数の画素と、該画素電極と駆動して前記画素光学効果を生じる物質を駆動する共通電極と、前記半導体スイッチを所定の順序で選択する為の、互いに平行に延在する複数本のゲート線と、該ゲート線を選択するための画素選択手段と、前記半導体スイッチの内の選択されたものを介して、上記画素電極に信号電圧を入力するための、前記ゲート線に対し垂直方向に延在する複数の信号線と、該複数の信号線の各自に信号電圧を印加する信号電圧印加手段とを一体に形成し、前記信号電圧印加手段にマトリクス状に配置された複数の記憶素子を備え、該記憶素子の各自には、読み出すべき記憶素子を駆動するためのワード線及び前記信号線に出力信号を伝達するためのデータ線を接続し、該ワード線に該ワード線を選択するための記憶素子選択手段を接続し、前記記憶素子選択手段を前記画素選択手段と同一の駆動周波数で駆動することを特徴とする画像表示装置の駆動方法である。

【0031】また、請求項23に記載の第23の発明は、請求項2から16の内の一つの請求項に記載の画像

10

20

30

40

は、請求項17から22の内の一つの請求項に記載の画像表示装置の駆動方法において、前記半導体スイッチは、前記ゲート線に接続されるゲート、1つ以上のドレイン、及び前記画素電極に接続されるドレインを備え、前記記憶素子は、前記ワード線に接続されるゲート、前記データ線に接続されるドレインのメモリ容量に接続されるソースがスイッチを備え、前記半導体スイッチと1つ以上のドレインの基本構造が実質的に同一である画像表示装置の駆動方法である。

【0033】また、請求項25に記載の第25の発明は、請求項2から16および23の内の一つの請求項に記載の画像表示装置において、前記複数の記憶素子は、その画素における電荷保持の時定数、助容量が設けられ、該補助容量の基本構造のメモリ容量の基本構造とが実質的に同一である画像表示装置である。

【0034】また、請求項26に記載の第26の発明は、請求項17から22及び24の内の一つの請求項に記載の画像表示装置の駆動方法において、前記複数の記憶素子の各自には、その画素における電荷保持の時定数、助容量が設けられ、該補助容量の基本構造と前記記憶素子のメモリ容量の基本構造とが実質的に同一であることを特徴とする画像表示装置である。

【0035】また、請求項27に記載の第27の発明は、中央データ処理装置と、請求項1から25の内の一つの請求項に記載の画像表示装置と、前記中央データ処理装置と該画像表示装置で結ばれていることを特徴とするデータである。

【0036】また、請求項28に記載の第28の発明は、請求項27に記載のデータ処理システムと、前記画像表示装置が接続可能な形態のものであることを特徴とするデータ処理システムである。

【0037】また、請求項29に記載の第29の発明は、表示データを、無線で中央データ処理装置に取り、請求項17から22、24及び26の請求項に記載の画像表示装置の駆動方法によることを特徴とするデータ処理方法である。

(10)

特開平 11

17

は、請求項2から16、23および25の内の一つの請求項に記載の画像表示装置において、前記記憶素子選択手段の駆動周波数と前記画素選択手段の駆動周波数とは、同一で、かつ同期していることを特徴とする画像表示装置である。

【0041】また、請求項33に記載の第33の発明は、請求項17から22、24および26の内の一つの請求項に記載の画像表示装置の駆動方法において、前記記憶素子選択手段の駆動周波数と前記画素選択手段の駆動周波数とは、同一で、かつ同期していることを特徴とする画像表示装置の駆動方法である。

【0042】また、請求項34に記載の第34の発明は、請求項1、4、6から16の内の一つの請求項に記載の画像表示装置において、前記半導体スイッチと、前記画素電極と、前記画素選択手段と、前記信号電圧印加手段とが同一の基板上に形成されていることを特徴とする画像表示装置である。

【0043】

【発明の実施の形態】先ず、本発明の第一の実施の形態を図1及び図2を用いて説明する。

【0044】図1は本発明の第一の実施の形態における画像表示装置の構成図である。TFTスイッチ1と、そのソース電極に接続された画素電極と共に共通電極から成る画素容量2で構成される画素が、マトリクス状に配置されている。画素容量2には所定の位置に液晶が設けられており、画素容量2への書き込み電圧によって光学特性が変調され、画像を表示することができる。TFTスイッチ1のゲートにはゲート線3が接続されており、ゲート線3の一端には垂直シフトレジスタらが設けられている。またTFTスイッチ1のドレインには信号線4が接続されており、信号線4の一端にはDA変換器6が設けられている。全ての画素の共通電極8は一つに接続されて一定の電圧が印加されている。

【0045】DA変換器6の入力部には不揮発RAMマトリクスが設けられている。TFTスイッチ11A、11B、11Cと、そのソース電極に接続されたメモリ容量12A、12B、12Cで構成されるメモリセルが、マトリクス状に配置されている。メモリ容量12A、12B、12Cには強誘電体（例えば、PZT）が挿み込まれておき、各メモリセルは不揮発メモリセルとして動作

10

1B、21Cの出力は前述のDA変換器る。なおAND回路14A、14B、1リシフトレジスタ15の出力であるワード選択線27A、27B、27Cが接続している。なあここで説明したDA変換器レジスタ5、メモリシフトレジスタは、同一基板上にPoly-Si TFTを用いて構成する。

【0046】次に、本第一の実施の形態図2を用いて説明する。図2はゲート線16、ワード線13A、13B、13Cがあり、上がオン、下がオフに相当する。アレイには、データ入力回路28及びメモリ15を介して画像信号が記憶されて記憶動作は通常のDRAM等と同一である。

【0047】なあ、図1では図面の簡略化のため記載していないため、図2のに対応する部位は省略されているが、図2以上が存在するものとして記述していく。24がデータ線26をリセットした後、レジスタ15がワード走査線16bをオット選択線27A、27B、27Cがそれを14Ab、14Bb、14Cbを順番に走査線13Ab、13Bb、13Cbがかかる。

【0048】このときワード線13Ab、3CbはTFTスイッチ11Ab、11Cを順にオンにし、メモリ容量12Ab、3Cbに記憶されていたデータ信号はデータアンプ24と出力線25を介してラップ21B、21Cにラッピングされる。この次に、メモリシフトレジスタ15はワード線16cをオフさせ、次いでセンサアンプ24がリセットした後、メモリシフトレジスタ16cをオンさせ、ワード線13A、13Ccの走査が行われる。このときワード線13Ab、13Bb、13Cbはワード線13Ac、3Ccに対応したデータをラッピングするとワード線13Ab、13Bb、13Cb

20

30

40

(11)

特開平 11

19

が画素容置2に書き込まれる。この結果、信号が書き込まれた画素の液晶部分には入力信号に対応する電界が印加されるため、信号に応じた画像を表示することができる。ここでメモリシフトレジスタ15の動作は垂直シフトレジスタ5の動作と、同一周波数で駆動されているので、クロックの干渉波形が表示画像中への雜音として飛び込むことはない。なお、メモリシフトレジスタ15の動作は垂直シフトレジスタ5の動作と同期していても、同期していないとも良い。

【0049】本第一の実施の形態では、DA変換器6の構成に関しては特に制限はない。DA変換器6は前記の従来例のように、容置を用いて電圧加算方式で構成することが可能であるし、一般的のSiトランジスタを用いたドライバのように抵抗分圧方式やその変形を用いること等も可能であることは言うまでもない。

【0050】更に上記第一の実施の形態に於いては、メモリセルアレイを不揮発メモリとしたが、これを通常のDRAMとしても本発明は適用可能である。ただしこの場合にリフレッシュ動作が必要になることは明らかである。

【0051】また上記第一の実施の形態では画像信号を3ビットとして説明したが、任意のビット信号に関しても本発明は適用可能である。

【0052】そしてまた上記第一の実施の形態では、メモリシフトレジスタ15及び垂直シフトレジスタ5を用いてメモリセル及び画素を走査したが、シフトレジスタに限らず、同一クロックで駆動されるアドレスデコーダを両者、或いは一方に用いても本発明の目的は達成される。但しこのとき、メモリシフトレジスタ15及び垂直シフトレジスタ5を同一基本回路構成としておくと、クロック雜音の映像への飛込みに対する動作マージンを広げることができる。

【0053】なお図1のように、特に画素をメモリセルと一直線上に配画レイアウトすると、各データ線26や、信号線4の寄生容置が各列で同一になり、表示画像出力の均一性向上を図れる利点がある。

【0054】上記実施の形態では、DA変換器6、垂直シフトレジスタ5、メモリシフトレジスタ15等の各部は、同一基板上にPoly-Si TFTを用いて構成している。

しかしながら画像表示装置は、電気光学効果を牛じる物

10

20

30

40

20

【0055】図3は本発明による画像表示装置である。TFTスイッチ1と、その続された画素電極と共通電極から成る画素が、マトリクス状に配置され、置2には所定の位置に液晶が設けられて、2への書き込み電圧によって光学特性が表示することができる。TFTスイッチ1はゲート線3が接続されており、ゲート垂直シフトレジスタ5が設けられている。イッチ1のドレインには信号線54が接続され、全ての画素の共通電極8は一つに接続され、が印加されている。

【0056】信号線54の上半分にはS端子が設けられている。TFT61、62、65、66は6トランジスタから成るS構成している。SRAM入出力スイッチ61にはワード線56を介してメモリシフトレジスタが設けられている。またSRAM入出力62のドレインに接続されているデータ一本は前述の信号線54そのものである。4、55の一端にはデータ入力回路57:る。

【0057】以上で説明した垂直シフトメモリシフトレジスタ15等の各部は、同一Si TFTを用いて構成されている。なお、は、電気光学効果を生じる物質を、通常、基板の間にサンドイッチした構造に形成が多いので、本実施の形態においても、1. SRAM、垂直シフトレジスタ5、ジスタ15、などの全てを同一基板上に構成しても良いし、またこれらの内、一基板上に形成し、残りを上記対向する他方とした一体構造をとっても良い。

【0058】つぎに本第二の実施の形態を説明する。予めメモリセルアレイには、57及びメモリシフトレジスタ15を介記憶されている。この際の記憶動作は通常同一であるので省略する。データ入力回路SRAM同様にデータ線54、55を介してメモリシフトレジスタ15が選択したワ-

(12)

特開平 11

21

液晶部分には入力信号に対応する境界が印加されるため、信号に応じた画像を表示することができる。ここでメモリシフトレジスタ15の動作は垂直シフトレジスタ5の動作と同一周波数で駆動されているため、クロックの干渉波形が表示画像中への雜音として飛び込むことはない。

【0059】なお、メモリシフトレジスタ15の動作は垂直シフトレジスタ5の動作と同期していても、いなくとも良い。

【0060】本第二の実施の形態に於いては各画素に入力される画像信号は1ビットであるが、DA変換器が必要であり、装置の構造を簡略化できる利点がある。

【0061】なお、SRAM部分はセルアレイのみで構成したが、セルの小型化を図りながらSRAMの読みだし動作を高速化するためには、一般のSRAMのようにセンスアンプ回路をデータ線54、55間に設けても良い。

【0062】次に、本発明の第三の実施の形態を図4を用いて説明する。図4(a)及び図4(b)はそれぞれ、前記第一の実施の形態において使用し得るメモリセル及び画素部の断面図である。

【0063】図4(a)において、メモリセルは、メモリ容量12と、ワード線13をゲート、データ線26をドレインとし、メモリ容量に接続されるソースからなるTFTスイッチ11から構成されている。

【0064】一方、図4(b)において、画素は、画素ゲート線3aをゲート、信号線4をドレインとし、画素電極に接続されるソースとからなるTFTスイッチ1と、透明電極90からなる画素電極と、これに対向して設けられた共通電極91と、これら両電極の間に挟持された液晶層92とから構成されている。

【0065】図4(a)及び図4(b)において、95は絶縁膜、96はガラスやプラスチックなどからなる透明基板である。また液晶表示装置の場合には、その光変調方式によっては、偏光板などの光学部品を必要とするものもあるが、これは周知の技術なのでここでは省略する。

【0066】なお、液晶表示装置の場合、各画素部の電荷保持の時定数を大きくする目的で、液晶容量に並列に補助容量を、その必要性に応じて設ける場合がある。補

22

に同一のものとすることにより製造プロセスとするものである。

【0068】さらに、本第三の実施の形態(a)に示したメモリ容量12形成部と、示した補助容量120形成部TFTスイッチャの基本構造を実質的に同一のものとし、製造プロセスのさらなる簡略化を可能とする。

【0069】上記第一、第二及び第三の各画像表示装置においては、各画素部材として液晶を使用しているが、液晶は光力学効果を生じる部材、例えばエレクトロニクス(EL)材料が使えることは勿論である。

【0070】次に、本発明の第四の実施の形態を説明する。

【0071】第四の実施の形態においては、装置とコンピュータ本体との間、電子手帳本体或いは中央のデータベースとの間、等のポータブル機器とコンピュータ本体データベースとの間、投射型液晶TVにおけるTV電波受信機との間などで、情報データを無線で行う場合の、画像表示機器側に於ける第二の実施の形態の画像表示装置を使用する。本実施の形態によれば、同一の周波数を占有する必要がなくなり、かつフレームとの間で干渉雑音の発生も防止できる。

【0072】

【発明の効果】本発明に依れば、画像表示装置、情報表示密度即ち画素数を増大させ、号入力周波数が高くなってしまっても実装上の問題に、フレームメモリを画素と同一基板にも、フレームメモリのワード線クロック漏れ込み、見苦しい干渉雑音が生じてしまい。

【図面の簡単な説明】

【図1】本発明による第一の実施の形態の構成図である。

【図2】本発明の第一の実施の形態に於けるワード走査線、ワード線の動作波形図である。

【図3】本発明による第二の実施の形態

(13)


特開平 11

23


24

線、21…ラッチ回路、24…センスアンプ、26…データ線、27…ピット選択線、120…


[図1]



[図2]



[図3]





(14)

特開平 1 1

[図4]

図4



[図5]

図5

